Комплетно објаснување за процесот на производство на чипови (2/2): од нафта до пакување и тестирање

Производството на секој полупроводнички производ бара стотици процеси, а целиот процес на производство е поделен на осум чекори:Обработка на нафора - Оксидација - Фотолитографија - Обезбедување - таложење на тенок филм - Интерконекција - Тестирање - Пакување.

---

Чекор 5: таложење на тенок филм

Со цел да ги создадеме микро уредите во чипот, треба постојано да ги депонираме слоевите на тенки филмови и да ги отстраниме вишокот на делови со гравирање, а исто така да додадеме и некои материјали за да разделиме различни уреди. Секој транзистор или мемориска ќелија е изградена чекор по чекор низ горенаведениот процес. „Тенкиот филм“ за кој зборуваме овде се однесува на „филм“ со дебелина помала од 1 микрон (μM, еден милион метар) што не може да се произведува со обични методи за механичка обработка. Процесот на поставување филм што ги содржи потребните молекуларни или атомски единици на нафта е „таложење“.

За да формираме повеќеслојна полупроводна структура, треба прво да направиме оџак на уредот, односно наизменично да ставаме повеќе слоеви на тенки метални (спроводливи) филмови и диелектрични (изолациони) филмови на површината на валарот, а потоа да ги отстраниме вишокот на делови преку повторени процеси на гравирање за да формираат три-димензионална структура. Техниките што можат да се користат за процеси на таложење вклучуваат таложење на хемиска пареа (CVD), таложење на атомски слој (ALD) и таложење на физичко пареа (PVD), а методите што ги користат овие техники можат да се поделат на суво и влажно таложење.

Депонирање на хемиска пареа (CVD)

Во хемиско таложење на пареата, претходните гасови реагираат во комора за реакција за да формираат тенок филм прикачен на површината на нафтата и нуспроизводите што се испумпуваат од комората. Депонирање на хемиска пареа подобрена со плазма користи плазма за генерирање на реактантни гасови. Овој метод ја намалува температурата на реакцијата, што го прави идеален за структури чувствителни на температура. Користењето на плазмата исто така може да го намали бројот на таложење, честопати резултира во филмови со повисок квалитет.

Депонирање на атомски слој (ALD)

Депонирањето на атомскиот слој формира тенки филмови со депонирање на само неколку атомски слоеви истовремено. Клучот за овој метод е да се циклусираат независни чекори што се изведуваат во одреден редослед и да се одржи добра контрола. Облогата на површината на нафтата со претходник е првиот чекор, а потоа се воведуваат различни гасови за да реагираат со претходникот за да ја формираат посакуваната супстанција на површината на нафтата.

Физичко таложење на пареа (ПВД)

Како што подразбира името, физичкото таложење на пареата се однесува на формирање на тенки филмови со физички средства. Сплупирањето е физички метод на таложење на пареата што користи аргонска плазма за да ги испрска атомите од целта и да ги депонира на површината на нафтата за да формира тенок филм. Во некои случаи, депонираниот филм може да се лекува и да се подобри преку техники како што е ултравиолетово термички третман (UVTP).

Чекор 6: Интерконекција

Проводливоста на полупроводниците е помеѓу спроводниците и непроводниците (т.е. изолатори), што ни овозможува целосно да го контролираме протокот на електрична енергија. Процесите на литографија, гравирање и таложење врз основа на нафта можат да градат компоненти како што се транзисторите, но тие треба да бидат поврзани за да се овозможи пренесување и прием на моќ и сигнали.

Металите се користат за интерконекција на колото заради нивната спроводливост. Металите што се користат за полупроводници треба да ги исполнат следниве услови:

· Ниска отпорност: Бидејќи металните кола треба да поминат струја, металите во нив треба да имаат низок отпор.

· Термохемиска стабилност: Карактеристиките на металните материјали мора да останат непроменети за време на процесот на метална интерконекција.

· Висока сигурност: Како што се развива интегрираната технологија на колото, дури и малите количини на метални материјали за интерконекција мора да имаат доволна издржливост.

· Трошоци за производство: Дури и ако се исполнети првите три услови, материјалната цена е превисока за да се задоволат потребите на масовното производство.

Процесот на интерконекција главно користи два материјали, алуминиум и бакар.

Процес на интерконекција на алуминиум

Процесот на интерконекција на алуминиум започнува со таложење на алуминиум, примена на фоторезист, изложеност и развој, проследено со гравирање за селективно отстранување на вишок алуминиум и фоторезист пред да влезе во процесот на оксидација. По завршувањето на горенаведените чекори, процесите на фотолитографија, гравирање и таложење се повторуваат сè додека не се заврши интерконекцијата.

Покрај одличната спроводливост, алуминиумот е исто така лесен за фотолитограф, еч и депозит. Покрај тоа, има ниска цена и добра адхезија на филмот оксид. Неговите недостатоци се дека е лесно да се кородира и има ниска точка на топење. Покрај тоа, за да се спречи алуминиумот да реагира со силикон и да предизвика проблеми со врската, треба да се додадат метални наоѓалишта за да се одвои алуминиум од нафтата. Овој депозит се нарекува „бариерален метал“.

Алуминиумските кола се формираат со таложење. Откако нафтата ќе влезе во вакуумската комора, тенок филм формиран од алуминиумски честички ќе се придржува до нафтата. Овој процес се нарекува „таложење на пареата (VD)“, кој вклучува таложење на хемиска пареа и таложење на физичко пареа.

Процес на интерконекција на бакар

Бидејќи процесите на полупроводници стануваат пософистицирани и големината на уредот се намалува, брзината на поврзување и електричните својства на алуминиумските кола веќе не се соодветни, а потребни се нови проводници кои ги исполнуваат и барањата за големина и трошоци. Првата причина зошто бакарот може да го замени алуминиумот е тоа што има помал отпор, што овозможува побрза брзина на поврзување на уредот. Бакарот е исто така посигурен затоа што е поотпорен на електромија, движење на метални јони кога струјата тече низ метал, отколку алуминиум.

Сепак, бакарот не формира лесно соединенија, што го отежнува испарувањето и отстранувањето од површината на нафтата. За да се реши овој проблем, наместо да се оформуваме бакар, ние ги депонираме и ги искачуваме диелектричните материјали, кои формираат модели на метални линии кои се состојат од ровови и вијали каде што е потребно, а потоа ги пополнуваме гореспоменатите „обрасци“ со бакар за да постигнеме меѓусебно поврзување, процес наречен „дамасцен“.

Бидејќи атомите на бакар продолжуваат да се шират во диелектрикот, изолацијата на вториот се намалува и создава бариерален слој што ги блокира атомите на бакар од понатамошна дифузија. Потоа се формира тенок слој на бакарно семе на слојот на бариерата. Овој чекор овозможува електропланирање, што е полнење на модели на сооднос на висок аспект со бакар. По пополнувањето, вишокот на бакар може да се отстрани со метално хемиско механичко полирање (CMP). По завршувањето, може да се депонира оксиден филм, а вишокот на филм може да се отстрани со процеси на фотолитографија и гравирање. Горенаведениот процес треба да се повтори сè додека не се заврши интерконекцијата на бакарот.

Од горенаведената споредба, може да се види дека разликата помеѓу интерконекцијата на бакар и интерконекцијата на алуминиум е во тоа што вишокот бакар се отстранува со метален CMP наместо со гравирање.

Чекор 7: Тестирање

Главната цел на тестот е да се потврди дали квалитетот на полупроводничкиот чип исполнува одреден стандард, со цел да се елиминираат неисправни производи и да се подобри веродостојноста на чипот. Покрај тоа, тестираните производи за неисправни производи нема да влезат во чекорот за пакување, што помага да се заштедат трошоците и времето. Електронско сортирање на умирање (EDS) е метод на тестирање за нафора.

EDS е процес што ги потврдува електричните карактеристики на секој чип во состојбата на нафта и со тоа го подобрува приносот на полупроводникот. EDS може да се подели на пет чекори, како што следува:

01 Мониторинг на електричен параметар (ЕПМ)

ЕПМ е првиот чекор во тестирањето на чипови на полупроводници. Овој чекор ќе го тестира секој уред (вклучително и транзистори, кондензатори и диоди) потребни за интегрирани кола на полупроводници за да се обезбеди дека нивните електрични параметри ги исполнуваат стандардите. Главната функција на EPM е да обезбеди измерени електрични карактеристични податоци, кои ќе се користат за подобрување на ефикасноста на процесите на производство на полупроводници и перформансите на производот (не за откривање на неисправни производи).

02 тест за стареење на нафора

Стапката на дефект на полупроводникот доаѓа од два аспекта, имено стапката на дефекти на производството (повисока во раната фаза) и стапката на дефекти во целиот животен циклус. Тестот за стареење на нафора се однесува на тестирање на нафора под одредена температура и напон на AC/DC за да ги дознаете производите што можат да имаат дефекти во раната фаза, односно да ја подобрат веродостојноста на финалниот производ со откривање на потенцијални дефекти.

03 Откривање

Откако ќе заврши тестот за стареење, чипот на полупроводникот треба да се поврзе со тест -уредот со картичка за сонда, а потоа тестовите за температура, брзина и движење можат да се извршат на нафора за да се потврдат релевантните функции на полупроводници. Погледнете ја табелата за опис на специфичните чекори за тестирање.

04 Поправка

Поправката е најважниот чекор за тест затоа што некои неисправни чипови можат да се санираат со замена на проблематичните компоненти.

05 точки

Чипчињата што не успеаја на електричниот тест се сортирани во претходните чекори, но сепак треба да бидат обележани за да ги разликуваат. Во минатото, требаше да обележиме неисправни чипови со специјално мастило за да се осигураме дека тие можат да се идентификуваат со голо око, но сега системот автоматски ги сортира според вредноста на податоците за тестот.

Чекор 8: Пакување

По претходните неколку процеси, нафтата ќе формира квадратни чипови со еднаква големина (познат и како „единечни чипови“). Следното нешто што треба да се направи е да се добијат индивидуални чипови со сечење. Ново исечените чипови се многу кревки и не можат да разменуваат електрични сигнали, така што треба да се обработуваат одделно. Овој процес е пакување, што вклучува формирање на заштитна обвивка надвор од чипот на полупроводникот и им овозможува да разменуваат електрични сигнали со надворешната страна. Целиот процес на пакување е поделен на пет чекори, имено пила за нафта, прицврстување на единечни чипови, интерконекција, обликување и тестирање на пакување.

01 нафта пила

Со цел да се намали безброј густо распоредени чипови од нафора, прво мора внимателно да го „мелеме“ задниот дел од нафтата сè додека нејзината дебелина не ги задоволи потребите на процесот на пакување. По мелењето, можеме да се намалиме по линијата на писарот на нафтата додека не се одвои чипот на полупроводникот.

Постојат три вида технологија за пилање на нафта: сечење на сечилото, ласерско сечење и сечење на плазма. Сечилото на сечилото е употреба на дијамантско сечило за да се намали нафтата, која е склона кон триење на топлина и остатоци и со тоа го оштетува нафтата. Ласерското дигирање има поголема прецизност и лесно може да се справи со нафорите со тенка дебелина или растојание од мала лична линија. Плазма Диксинг го користи принципот на гравирање во плазма, така што оваа технологија е исто така применлива дури и ако растојанието на линијата за скрипти е многу мало.

02 Прилог за единечна нафта

Откако сите чипови се одделени од нафтата, треба да ги прикачиме индивидуалните чипови (единечни нафора) на подлогата (рамка за олово). Функцијата на подлогата е да ги заштити чиповите на полупроводници и да им овозможи да разменуваат електрични сигнали со надворешни кола. Лепилата со течна или цврста лента може да се користат за прицврстување на чиповите.

03 Интерконекција

По приложување на чипот на подлогата, треба да ги поврземе и точките за контакт на двете за да постигнеме размена на електрични сигнали. Постојат два методи за поврзување што можат да се користат во овој чекор: поврзување со жица со употреба на тенки метални жици и сврзување со чипс со употреба на сферични златни блокови или лимени блокови. Врската со жица е традиционален метод, а технологијата за сврзување со чипови може да го забрза производството на полупроводници.

04 обликување

По завршувањето на поврзаноста на чипот на полупроводникот, потребен е процес на обликување за да се додаде пакет на надворешната страна на чипот за да се заштити интегрираното коло на полупроводници од надворешни услови, како што се температурата и влажноста. Откако ќе се направи калапот за пакување по потреба, треба да го ставиме чипот на полупроводникот и соединението за обликување со епоксид (ЕМС) во калапот и да го запечатиме. Запечатениот чип е последната форма.

05 тест за пакување

Чиповите кои веќе ја имаа својата последна форма, исто така, мора да го поминат конечниот тест за дефекти. Сите готови полупроводнички чипови што влегуваат во конечниот тест се завршени чипови на полупроводници. Тие ќе бидат поставени во тестирачката опрема и ќе постават различни услови како што се напон, температура и влажност за електрични, функционални и брзински тестови. Резултатите од овие тестови можат да се користат за пронаоѓање на дефекти и подобрување на квалитетот на производот и ефикасноста на производството.

Еволуција на технологијата за пакување

Како што се намалува големината на чипот и барањата за перформанси се зголемуваат, пакувањето претрпе многу технолошки иновации во изминатите неколку години. Некои технологии и решенија ориентирани кон идните ориентирани кон иднината вклучуваат употреба на таложење за традиционални процеси на задниот дел, како што се пакување на ниво на нафта (WLP), процеси на испакнување и технологија за прераспределување на слојот (RDL), како и технологии за гравирање и чистење за производство на нафта од предната страна.

Што е напредно пакување?

Традиционалното пакување бара секој чип да се исече од нафтата и да се постави во калап. Пакувањето на ниво на нафора (WLP) е еден вид напредна технологија за пакување, која се однесува на директно пакување на чипот сè уште на нафтата. Процесот на WLP е да се пакува и тестира прво, а потоа да се одвојат сите формирани чипови од нафтата едновремено. Во споредба со традиционалното пакување, предноста на WLP е пониски трошоци за производство.

Напредното пакување може да се подели на 2D пакување, 2,5D пакување и 3Д пакување.

Помала 2Д пакување

Како што споменавме порано, главната цел на процесот на пакување вклучува испраќање на сигналот на чипот на полупроводникот нанадвор, а испакнатините формирани на нафора се точките за контакт за испраќање на сигнали за влез/излез. Овие испакнатини се поделени на вентилатор и вентилатор. Поранешниот облик на вентилатор е во чипот, а вториот во форма на вентилатор е надвор од опсегот на чипови. Ние го нарекуваме влез/излезен сигнал I/O (влез/излез), а бројот на влез/излез се нарекува I/O броење. I/O броењето е важна основа за одредување на методот на пакување. Ако броењето I/O е мала, се користи пакување со вентилатори. Бидејќи големината на чипот не се менува многу по пакувањето, овој процес се нарекува и амбалажа со чипови (CSP) или пакување на чипови на ниво на нафта (WLCSP). Ако I/O броењето е големо, обично се користи пакување со вентилатори, а се потребни слоеви за прераспределување (RDLs) покрај испакнатините за да се овозможи рутирање на сигналот. Ова е „пакување на ниво на нафора на вентилатори (FOWLP)“.

2,5Д пакување

2.5D Технологијата за пакување може да стави два или повеќе типа чипови во еден пакет, додека сигналите ќе се овозможат странично да се насочуваат странично, што може да ја зголеми големината и перформансите на пакетот. Најшироко користениот метод на пакување 2,5D е да се стават мемориски и логички чипови во еден пакет преку силиконски интерпозитор. 2,5Д пакувањето бара основни технологии, како што се VIA-силиконски вијаци (TSV), микро испакнатини и RDL со фино-пич.

3Д пакување

Технологијата за 3Д пакување може да стави два или повеќе типа чипови во еден пакет, додека да овозможи сигналите да се насочуваат вертикално. Оваа технологија е погодна за помали и повисоки I/O броење на полупроводнички чипови. TSV може да се користи за чипови со високи I/O броеви, а врзувањето со жица може да се користи за чипови со ниски I/O броеви, и на крајот да формираат систем на сигнал во кој чиповите се распоредени вертикално. Основните технологии потребни за 3Д пакување вклучуваат TSV и микро-пумпа технологија.

Досега, осум чекори на производство на полупроводнички производи „Обработка на нафта - оксидација - фотолитографија - гравирање - таложење на тенки филмови - Интерконекција - Тестирање - Пакување“ се целосно воведени. Од „песок“ до „чипови“, полупроводничка технологија изведува вистинска верзија на „Стортни камења во злато“.

---

Полупроводник на Ветек е професионален кинески производител наТанталум карбид облога, Силиконски карбид обвивка, Специјален графит, Силиконска карбид керамикаиДруга керамика на полупроводници. Полупроводникот на Ветек е посветен на обезбедување на напредни решенија за разни производи за нафта SIC за индустријата за полупроводници.

Доколку сте заинтересирани за горенаведените производи, слободно контактирајте не директно.  

МОБ: +86-180 6922 0752

Whatsapp: +86 180 6922 0752

Е -пошта: anny@veteksemi.com